Entwicklungsdurchbruch demonstriert die Machbarkeit von dreidimensionalen Chips

Archivmeldung vom 12.04.2007

Bitte beachten Sie, dass die Meldung den Stand der Dinge zum Zeitpunkt ihrer Veröffentlichung am 12.04.2007 wiedergibt. Eventuelle in der Zwischenzeit veränderte Sachverhalte bleiben daher unberücksichtigt.

Freigeschaltet durch Thorsten Schmitt

IBM hat eine neue Chip-Stapeltechnik vorgestellt, die den Weg hin zu künftigen dreidimensionalen Chips öffnen kann. Dies könnte Moore's Law auch jenseits der heute bekannten Grenzen vorantreiben. Die neue Technologie, genannt "through-silicon vias" (i.e. "Verbindungswege durch das Silizium") ermöglicht es, verschiedene Chipkomponenten sehr viel enger zu paketieren, um schnellere, kleinere und stromsparendere Systeme zu erhalten.

Der IBM Entwicklungsdurchbruch ermöglicht den Schritt von bisherigen horizontalen 2-D-Chiplayouts hin zu einem 3-D-Chipstacking, das Chips und Speicher, die traditionellerweise nebeneinander auf einem Siliziumwafer sitzen, übereinander packt. Das Ergebnis ist ein kompaktes "Sandwich" der Komponenten, das die Größe des gesamten Chip-Packages dramatisch reduzieren und die Geschwindigkeit, mit denen die Daten auf dem Chip fließen, deutlich erhöhen könnte.

"Dieser Durchbruch ist ein Ergebnis aus mehr als einem Jahrzehnt Pionierarbeit bei IBM", sagt Lisa Vu, Vice President, Semiconductor Research und Development Center, IBM. "Dies ermöglicht uns, 3-D-Chips vom Laborstadium in die Fabrikaktion für eine ganze Reihe von Anwendungen zu bringen."

Die neue Methode eliminiert die Notwendigkeit für lange Metalldrähte, die die heutigen 2-D-Chips miteinander verbinden. Sie setzt auf Verbindungswege quer durch das Silizium hindurch, das entspricht vertikalen Verbindungen, die durch den Wafer durchgebracht und mit Metall gefüllt werden. Diese Verbindungen ermöglichen das Stacking mehrerer Chips übereinander, womit auch eine höhere Informationsmenge zwischen den Chips schneller ausgetauscht werden könnte.

Die neue Technik verkürzt die Distanz, die Informationen auf einem Chip zurücklegen müssen, um das bis zu Eintausendfache, und ermöglicht die Hinzufügung von bis zu einhundertmal mehr Kanälen oder Pfaden für den Informationsfluß im Vergleich zu 2-D-Chips.

IBM testet bereits Chips, die die Through-Silicon-Via-Technologie nützen, in eigenen Fertigungslinien und plant, Musterchips Kunden in der zweiten Hälfte des Jahres 2007 verfügbar zu machen.

Quelle: Pressemitteilung IBM Deutschland